CV/g的增加與粉末粒度的減小和粉末純度的增加相關(guān)。在電容器設(shè)計(jì)中使用這些材料是一個(gè)復(fù)雜的研究領(lǐng)域，需要大量的研發(fā)投資。減小鉭電容器設(shè)計(jì)尺寸的另一個(gè)重要因素是高效封裝技術(shù)的發(fā)展。行業(yè)中使用的常見(jiàn)封裝技術(shù)是引線框架設(shè)計(jì)。這種結(jié)構(gòu)具有較高的制造效率，可以降低成本，提高生產(chǎn)能力。對(duì)于不受空間限制的應(yīng)用，這些設(shè)備仍然是一個(gè)可行的解決方案。VishayMAP結(jié)構(gòu)的另一個(gè)好處是減少了ESL。通過(guò)最小化電流回路，ESL可以顯著降低。
CV/g的增加與粉末粒度的減小和粉末純度的增加相關(guān)。在電容器設(shè)計(jì)中使用這些材料是一個(gè)復(fù)雜的研究領(lǐng)域，需要大量的研發(fā)投資。減小鉭電容器設(shè)計(jì)尺寸的另一個(gè)重要因素是高效封裝技術(shù)的發(fā)展。行業(yè)中使用的常見(jiàn)封裝技術(shù)是引線框架設(shè)計(jì)。這種結(jié)構(gòu)具有較高的制造效率，可以降低成本，提高生產(chǎn)能力。對(duì)于不受空間限制的應(yīng)用，這些設(shè)備仍然是一個(gè)可行的解決方案。VishayMAP結(jié)構(gòu)的另一個(gè)好處是減少了ESL。通過(guò)最小化電流回路，ESL可以顯著降低。
CV/g的增加與粉末粒度的減小和粉末純度的增加相關(guān)。在電容器設(shè)計(jì)中使用這些材料是一個(gè)復(fù)雜的研究領(lǐng)域，需要大量的研發(fā)投資。減小鉭電容器設(shè)計(jì)尺寸的另一個(gè)重要因素是高效封裝技術(shù)的發(fā)展。行業(yè)中使用的常見(jiàn)封裝技術(shù)是引線框架設(shè)計(jì)。這種結(jié)構(gòu)具有較高的制造效率，可以降低成本，提高生產(chǎn)能力。對(duì)于不受空間限制的應(yīng)用，這些設(shè)備仍然是一個(gè)可行的解決方案。
然而，在許多電子系統(tǒng)中，增加密度是一個(gè)主要的設(shè)計(jì)標(biāo)準(zhǔn)，減小元件尺寸的能力是一個(gè)重要的優(yōu)勢(shì)。這方面，廠商在封裝技術(shù)上取得了一定的進(jìn)步。與標(biāo)準(zhǔn)引線框架結(jié)構(gòu)相比，無(wú)鉛框架設(shè)計(jì)提高了體積效率。通過(guò)減小提供外部連接所需的機(jī)械結(jié)構(gòu)的尺寸，這些設(shè)備可以利用額外的可用空間來(lái)增加電容元件的尺寸，從而增加電容和/或電壓。
在新一代封裝技術(shù)中，威世的專利多陣列封裝（MAP）結(jié)構(gòu)通過(guò)在封裝端部使用金屬化層來(lái)提供外部連接，進(jìn)一步提高了體積效率。這種結(jié)構(gòu)通過(guò)完全消除內(nèi)部陽(yáng)極連接，使現(xiàn)有體積內(nèi)的電容元件的尺寸最大化。為了進(jìn)一步說(shuō)明容積效率的提高，電容元件的體積增加了60%以上。該增加可用于優(yōu)化器件以增加電容和/或電壓、降低DCL和提高可靠性。
VishayMAP結(jié)構(gòu)的另一個(gè)好處是減少了ESL。MAP結(jié)構(gòu)通過(guò)消除回路封裝的機(jī)械引線框架，可以顯著減小現(xiàn)有電流環(huán)的尺寸。通過(guò)最小化電流回路，ESL可以顯著降低。與標(biāo)準(zhǔn)引線框架結(jié)構(gòu)相比，ESL的降低可高達(dá)30（%）。ESL的減少對(duì)應(yīng)于自諧振頻率的增加，這可以擴(kuò)大電容器的工作頻率范圍。
